SK하이닉스 차세대 D램 표준 규격 DDR5 시대 연다
2018/11/15 17:09 입력
트위터로 기사전송 페이스북으로 기사전송 미투데이로 기사전송 다음요즘으로 기사전송
2세대 10나노급(1y) 16Gbit DDR5 개발
SK하이닉스가 개발한 2세대 10나노급(1y) DDR5 D램.jpg
 
                                                      DDR4 대비 전력 소모 30% 감축 데이터 전송 속도 1.6배 향상

SK하이닉스가 세계 최초로 JEDEC(국제반도체표준협의기구) 규격을 적용한 DDR5 D램을 개발했다. DDR5는 DDR4를 잇는 차세대 D램 표준규격으로 빅데이터, 인공지능, 머신러닝 등 차세대 시스템에 최적화된 초고속, 저전력, 고용량 제품이다.

SK하이닉스는 최근 개발한 2세대 10나노급(1y) 8Gbit(기가비트) DDR4에 이어, 동일한 미세공정을 적용한 16Gbit DDR5도 주요 칩셋 업체에 제공함으로써 업계를 선도하는 기술경쟁력을 확보할 수 있게 되었다.

이 제품은 이전 세대인 DDR4 대비 동작 전압이 기존 1.2V에서 1.1V로 낮아져, 전력 소비량이 30% 감축됐다. 전송 속도는 3200Mbps에서 5200Mbps로 1.6배 가량 향상됐다. 이는 FHD(Full-HD)급 영화(3.7GByte) 11편에 해당되는 41.6GByte(기가바이트)의 데이터를 1초에 처리할 수 있는 수준이다. 

이번에 칩셋 업체에 제공된 제품은 서버와 PC용 RDIMM(Registered Dual In-line Memory Module)과 UDIMM(Unbuffered DIMM)으로, JEDEC DDR5 표준에 맞춰 데이터를 저장하는 셀 영역의 단위 관리 구역을 16개 에서 32개로 확장하고(16bank → 32bank) 한번에 처리하는 데이터의 수도 8개에서 16개(BL8 → BL16)로 늘렸다. 또한 칩 내부에 오류정정 회로(Error Correcting Code)를 내장하고 있어, 고용량 시스템의 신뢰성을 획기적으로 높일 것으로 기대된다.

초고속 동작 특성을 확보하기 위한 기술들도 적용되었다.  D램의 읽기/쓰기 회로를 최적의 상태로 조정하는 고속 트레이닝 기술(high speed training scheme), 전송 잡음을 제거하는 DFE(Decision Feedback Equalization), 명령어 및 데이터 처리를 병렬화 하기 위한 4페이즈 클로킹(4phase clocking), 읽기 데이터의 왜곡이나 잡음을 최소화하기 위한 저잡음/고성능 DLL(Delay locked loop) 및 DCC(Duty Cycle Correction)회로 등 신기술이 채용되어 DDR4의 대비 데이터 처리 속도가 크게 개선되었다.

SK하이닉스 D램개발사업 VPD담당 조주환 상무는 “세계 최초로 JEDEC 표준 규격의 DDR5 D램 제품을 만든 기술 경쟁력을 기반으로, DDR5 시장이 열리는 2020년부터 본격 양산을 개시해 고객 수요에 적극 대응할 계획이다”라고 말했다. 

한편 시장조사기관 IDC는 2020년부터 DDR5 수요가 본격적으로 발생하기 시작해 2021년에는 전체 D램 시장의 25%, 2022년에는 44%로 지속 확대될 것으로 예상했다. 

 < D램 표준 규격별 특징 >

 

DDR5

DDR4

DDR3

DDR2

DDR

데이터전송속도(Mbps)

3200~6400

1600~3200

800~1600

400~800

200~400

동작전압(v)

1.1V

1.2

1.5 / 1.35

1.8

2.5

지원용량

8Gb~32Gb

4Gb~16Gb

512Mb~4Gb

128Mb~2Gb

64Mb~1Gb

업계 출시년도

2020(예상)

2013

2008

2004

2001

 

< 용어 설명 >

-      뱅크(Bank) : 데이터를 구분하여 저장할 수 있는 단위이며, 독립적으로 활성화 또는 비활성화 할 수 있음. 활성화 되어 있는 각 뱅크의 데이터는 연속적으로 읽기와 쓰기 동작이 가능함.

-      BL(Burst Length) : D램에서 한 번의 읽기/쓰기 명령에 따라 연속으로 입출력되는 데이터의 개수

-      고속 트레이닝 기술(High speed training scheme),: 시스템 기동 시 읽기/쓰기 회로를 고속 상태에서 최적화되도록 미세하게 조정하는 방식

-      DFE(Decision Feedback Equalization), : 채널의 고속 동작 시 발생하는 반사 잡음을 제거 하는 회로 기술

-      DLL(Delay Locked Loop) : D램의 출력 데이터를 외부 클록에 정확하게 동기화 시켜 전송하는 회로 기술

-      DCC(Duty Cycle Correction): 연속되는 클록 또는 데이터 신호의 하이 펄스와 로우 펄스의 폭을 50:50으로 맞추는 회로 기술

[ 김동순기자 투데이이천 편집이사 ]
기사제보 및 보도자료 e2000news@daum.net
     
    2015년 이렇게 일하겠습니다..jpg
     
     
                                                                       이천시가 2015년 이렇게 일하겠다는 계획을 발표 했다.
    1. 35만 계획도시 어디서나 편리한 교통환경을 조성하겠읍니다.
    2.일자리가 늘어나고 활력이 넘치는 경제도시를 구축하겠읍니다.
    3.서민취약계층의 생활안정과 시민행복도시 구현에 힘을 쏟겠읍니다.
    4.연간 1천만명이 찾는 최고의 관광도시를 조성하는데 역점을 두겠읍니다.
    5.안전한 지역사회 구현과 시민 중심의 행정서비스를 강화하겠읍니다.
     
     
todayicheon(todayicheon.com) - copyright ⓒ 투데이이천. 무단전재 & 재배포 금지

화제의 포토

화제의 포토더보기

  • 회사소개
  • 광고안내
  • 제휴·광고문의
  • 기사제보
  • 정기구독신청
  • 다이렉트결제
  • 고객센터
  • 저작권정책
  • 회원약관
  • 개인정보취급방침
  • 청소년보호정책
  • 이메일주소무단수집거부
  • RSS
  • 제호 :todayicheon(투데이이천) 설립일 : 2014년 5월 2일 
    등록일 : 2014년 5월 7일  등록번호 :경기 아50975  대표전화 : 031-633-9797  기사제보 :전화 031-633-9797  fax :031-633-3600
    대표이사 : 김동순  편집이사 : 이규상   
    사업자등록번호 : 126-30-53863
    주소 :경기도 이천시 구만리로 107-44(진리동) 
     
     
    투데이이천의 모든 콘텐츠(기사)는 저작권법의 보호를 받습니다. 무단 전재·복사·배포 등을 금합니다.